×
在fpga中block ram是很常见的硬核资源，合理的利用这些硬件资源一定程度上可以优化整个设计，节约资源利用率，充分开发fpga芯片中的潜在价值，本文根据前人总结的一些用法，结合安路科技fpga做简单总结，说明基本原理。
用法一：使用双口模式拆分成2个小容量的bram
基本原理如下：
· 以1k＊9bit双端口配置模式为例，一个bram9k，可以当作两个512＊9k rom
· 将a端口的地址最高位固定接0，b端口的地址最高位固定接1，则通过a端口只能访问0～511的地址空间，通过b端口只能访问512～1023地址空间，互不冲突，相当于两个小容量的rom
用法二：用作并行数据的多周期延时
· 将bram例化成简单双端口模式，并将写端口固定使能为写，读端口固定使能为读。
· 将ram模式配置成 “读优先模式”，每次在写某个地址之前会先把该地址的数据输出
· 用一个模长为n（n＝4）的计数器，反复向ram中写数据，会得到一个延时为n＋1的输出数据
如下图：
用法三：用作高速大规模计数器
基本原理如下：
· 以9kbit bram为例，设置成双端口，1k＊9bit模式
· a端口doa［7：0］是低8bit 计数器输出，doa［8］是进位信号，给到b端口的使能
· b端口dob［7：0］是高8bit计数器输出。
· 由于b端口数据有一个周期延时，将a端口数据延时一个周期之后与b端口构成16bit计数器
· 也即一个9kbit bram可以构造成一个16bit的计数器
· 设计原型是两个8bit的计数器级联构造16bit计数
· rom初始化文件
『本文转载自网络,凯发旗舰的版权归原作者所有,如有侵权请联系删除』
热门文章
更多
鼠标控制芯片mouse warrior及其应用
app下载
